1/5/1

k _ T

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

03720689 **Image available**
MEMORY DEVICE

PUB. NO.: 04-085789 [**JP 4085789** A] PUBLISHED: March 18, 1992 (19920318)

INVENTOR(s): KAMIGAWARA TOSHIO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 02-199634 [JP 90199634] FILED: July 27, 1990 (19900727)

INTL CLASS: [5] G11C-011/41

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JOURNAL: Section: P, Section No. 1382, Vol. 16, No. 309, Pg. 20, July

08, 1992 (19920708)

ABSTRACT

PURPOSE: To attain a double operating speed of a memory device without increasing the operating speed of a memory cell circuit by performing a discharging operation at the read side while a precharging operation is carried out at the write side and vice versa.

CONSTITUTION: A memory cell circuit includes a data storage part where two inverters are connected to each other, a data reading switch 13, a data writing switch 12, the read and write address lines which control both switches 13 and 12, a read data line (h) which transmits the read-out data, and a write data line (d) which transmits the written data respectively. Furthermore a write address latch circuit 7 is added to shift the read/write timing by a half cycle together with a data latch circuit 8, a writing precharge/discharge signal generating circuit 16, a reading precharge/discharge signal generating circuit 17, etc.

⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-85789

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)3月18日

G 11 C 11/41

7323-5L G 11 C 11/34

K

審査請求 未請求 請求項の数 1 (全3頁)

9発明の名称 メモ

メモリ装置

②特 願 平2-199634

②出 願 平2(1990)7月27日

@発明者 上川原

敏雄

東京都港区芝5丁目7番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

明細 曹

1. 発明の名称

2. 特許請求の範囲

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、メモリ装置に関し、特に読み出し用と、書き込み用のアドレク線とデータ線を備えた メモリ回路の制御方法に関する。

〔従来の技術〕

従来のメモリ装置は、第1の例として、読み出し及び書き込み用にアドレス信号線とデータ信号線とが共用化されているものや、また、第2の例として、本発明と同様、読み出しアドレス/データ信号線と、書き込み用アドレス/データ線及び同制御線が別個に存在する一例として『74LS170』等があるが、メモリセルが、ラッチ回路と出力データ選択回路の組み合せで構成されている

[発明が解決しようとする課題]

この従来のメモリ装置では、読み出し用のアドレス/データ線と書き込み用アドレス/データ線と書き込み用アドレス/データ線とが共用されているため、読み出しと、書き込みとがそれぞれ単独で1つのサイクル時間(プリ

チャージ→ディスチャージ)を必要とし、高速動作を行なわせることが困難であった。

また、前述の第2の従来例においては、読み出し用のアドレス/データ線及び書き込み用のアドレス/データ線が別個に存在するため、読み出しと書き込みとが同時に行えるため、前記、第1の従来例に対し約2倍の高速性が得られる事となるが、メモリセルが多くの素子を必要とするため、第一の従来例に対して、集積度及び価格の面で問題があった。

[課題を解決するための手段]

本発明のメモリ装置は、メモリセル回路として、インバータ(反転器) 2 ケを相互に接線した、データ記憶部と、データ読み出しのためのスイッチと同書き込みのためのスイッチを制御する読み出しアドレス線及び書き込みアドレス線と、 さらに同前記、読み出しデータを伝達するための書き込みデータ線も有している。

説み出しデータ出力ラッチ10にラッチされる。 次に端子1より入力されたクロックの『H』の タイミングで書き込み側は、書き込みスイッチ 12がオンとなり、それと同時に書き込みアプ 14もオンとなり、書き込みデータラッチ 8 の データをメモリセル内の記憶回路11に記憶み せ る。またこれと同時に読み出し側では読み せ データ線プリチャージ・トランジスタ17に な で、同データ線がプリチャージされている。 第 2 図は第1図の部分的な動作タイミングを示した図 である。

〔発明の効果〕

以上説明した様に、本発明は、書き込み側がプリチャージを行っている時、読み出し側がディスチャージを行い、書き込み側がディスチャージの時、こんどは読み出し側がプリチャージを行っているので読み出しと、書き込みを見かけ上同時に実行できるため、メモリセル回路の速度上げずに2倍の動作速度で利用できるという効果を有する。


これに加え、読み出しタイミングと客き込みタイミングを半サイクルずらすための、客き込みアドレス、ラッチ回路及び同データラッチ回路及び 審き込み用プリチャージ、ティスチャージ信号生成回路、同読み出し用プリチャージ、ディスチャージに号生成回路などにより構成されている。 「字族例)

4. 図面の簡単な説明


第1図は本発明の一実施例を示すブロック図で、 第2図は第1図に示した実施例の各部における信 号波形図である。

1……クロック入力端子、2……クロック入力端子、3……書き込みアドレス入力端子、4……書き込みアドレス入力端子、4……書き込みデータ入力端子、5……読み出しアドレス入力端子、6……読み出しデータ出力端子、7……書き込みアドレスラッチ回路、8……書き込みスプリチャージ・トランジスタ、11……記憶回路、12……書き込みスプリチャージ・トランジスタ、17……読み出しデータ線プリチャージ・トランスタ。読み出しデータ線プリチャージ・トランスタ。

代理人 弁理士 内 原 晋



第 1 図



第 2 図